Озеро Тигр: 10-нм чип-пакеты на 50% больше кеша l3

Tiger Lake-U увеличит объем кэша L3 на 50%, который увеличится с 8 МБ до 12 МБ, поскольку @ InstLatX64 разместит дамп процессора в Twitter. Это означает увеличение до 3 МБ кэш-памяти L3 на ядро.

Tiger Lake-U представит увеличение кэш-памяти третьего уровня на 50%

Как и ожидалось, модель Tiger Lake-U представляет собой 4-ядерный процессор с HyperThreading. Опубликованное изображение также показывает, что инженерный образец работает на частоте 3, 4 ГГц - респектабельная частота для опытной модели.

Изображение также содержит набор флагов, представляющих поддерживаемые наборы команд. Он подтверждает поддержку AVX-512 как Sunny Cove, но, похоже, не имеет флага avx512_bf, который можно было бы ожидать, если бы он поддерживал bfloat16 как процессоры Cooper Lake Xeon с начала следующего года.

Дамп показывает, что четырехъядерный Tiger Lake-U имеет 12 МБ общего кэша L3, что на 50% больше. Это согласуется с перепроектированием кеша, которое Intel показала для Willow Cove, ядра процессора Tiger Lake, хотя перепроектирование кеша, вероятно, повлечет за собой изменения, превышающие простое увеличение размера. Например, больший кэш имеет большую задержку, поэтому, скорее всего, будет несколько меньшая корректировка капо.

Тигровое озеро будет выпущено в следующем году. Эти процессоры также будут иметь встроенную графику Gen12 'Xe', которая будет иметь новую функцию отображения и обновление основного набора команд. Мы будем держать вас в курсе.

Шрифт Tomshardware