Western digital анонсирует процессор RISC SWERV

Western Digital работает с открытой архитектурой наборов инструкций (ISA) RISC-V, благодаря которой любой может создать дизайн процессора, не платя при этом роялти или лицензионные платежи. Наконец, она анонсировала процессор SweRV RISC-V с лицензией Open Source.

Новый процессор SweRV RISC-V с лицензией Open Source

В 2017 году компания пообещала перейти на RISC-V в своих продуктах для обработки данных с целью поставки одного миллиарда ядер в течение следующих двух лет. Nvidia также начала переходить с проприетарных ядер на RISC-V для управления вводом / выводом своих графических продуктов, Rambus использует RISC-V для компонентов безопасности и даже нашла свой путь в контроллерах хранения SSD.

Мы рекомендуем прочитать нашу статью о Windows 10 ARM сможет запускать 64-битные приложения

Ядром самого SweRV является двухсторонняя суперскалярная реализация 32-разрядного варианта ISA RISC-V, включающая в себя девятиступенчатый конвейер, способный загружать несколько команд для одновременного выполнения по порядку. В настоящее время развернуто на 28-нм узле CMOS-процесса, ядро ​​работает на частоте до 1, 8 ГГц и достигает предполагаемой пропускной способности 4, 9 CoreMarks на мегагерц.

Western Digital подтвердила, что планирует не только использовать SweRV в своих собственных продуктах, но и запускать ее по лицензии с открытым исходным кодом. Это уже было сделано с двумя поддерживающими технологиями: имитатором набора команд SweRV (ISS), с помощью которого заинтересованные стороны могут тестировать ядро; и OmniXtend, который реализует согласованную кэш-память через Ethernet-фабрику, ориентируясь на все - от процессоров до графических процессоров и сопроцессоров машинного обучения.

SweRV будет запущен в первом квартале 2019 года, подтвердил Western Digital. Что вы думаете об объявлении этого процессора SweRV RISC-V с лицензией Open Source?

Шрифт Techpowerup